DARPA 资助 GaN+InP 与 CMOS 晶圆级异构集成

讨论指出，台积电掌握 GaN 工艺、Intel 掌握 InP 工艺，但目前仅有大型国防承包商能将 GaN HEMT 与 InP HBT 同晶圆级 CMOS 进行异构集成，形成 DARPA 资助下的独特技术壁垒。此外，从芯片凸点密度看多芯片封装路线，业界共识是核心瓶颈在于工艺周转时间和所需工序点击次数，而非集成密度本身。

2026-09-29 ~ 2026-09-29 · 3 条相关

• DARPA 资助 GaN 与 InP 异构集成晶圆级 CMOS，仅军工巨头掌握 — jwt0625 · 2026-09-29
• 从芯片balls密度看半导体封装：瓶颈在周转时间与点击次数 — jwt0625 · 2026-09-29

另有 1 条近重复转述:jwt0625