工程师质疑 HBM 堆叠:20 层后带宽仅单层 20%,比 DDR5 还慢
knowrohit07 · x · 2026-09-25
发帖人从带宽密度角度论证 HBM 堆叠路线存在问题:单层 DRAM 芯片内部单元级带宽约 20 TB/cm²(可通过 refresh 计算得出);若堆到 20 层(约两倍 HBM4),每层均摊带宽只有约 4 TB/cm²,即单层的 20%,吞吐被大幅稀释。他进一步指出,堆到 20 层高时 HBM4E 的平均速度甚至比 DDR5 还慢,质疑为何 SK 海力士、三星执着于「堆高」而不是「提速」,以及为何不更聪明地在 HBM 周围布置更便宜的内存。
所属事件:工程师质疑HBM堆叠路线：20层后带宽被摊薄至单层20%(4 条相关)→
「Infra」频道最新
- 英伟达支持的算力云 Nscale 申请上市，估值最高 350 亿美元 — jeremyakahn · 2026-09-25
- 光脉冲串扰变废为宝:微环光子 AI 单环算力达 5.12 TOPS — bravo_abad · 2026-09-25
- 从 KV Cache 到系统工程:一篇讲透推理优化的入门长文 — Abhishekcur · 2026-09-25
- 360 美元 160GB 显存:矿卡 CMP 50HX 搭建本地 LLM 服务器实录 — Boricua-vet · 2026-09-25
- 前 Intel CEO 称「HBM 很糟糕」,高带宽闪存 HBF 呼之欲出 — Glittering_Depth_722 · 2026-09-25
- MLPerf v6.1 推出首个 LLM 后训练基准：397B 模型跑智能体 RL 修软件 — TheKanter · 2026-09-25