工程师质疑 HBM 堆叠:20 层后带宽仅单层 20%,比 DDR5 还慢
knowrohit07 · x · 2026-09-25
发帖人从带宽密度角度论证 HBM 堆叠路线存在问题:单层 DRAM 芯片内部单元级带宽约 20 TB/cm²(可通过 refresh 计算得出);若堆到 20 层(约两倍 HBM4),每层均摊带宽只有约 4 TB/cm²,即单层的 20%,吞吐被大幅稀释。他进一步指出,堆到 20 层高时 HBM4E 的平均速度甚至比 DDR5 还慢,质疑为何 SK 海力士、三星执着于「堆高」而不是「提速」,以及为何不更聪明地在 HBM 周围布置更便宜的内存。
所属事件:工程师质疑HBM堆叠路线：20层后带宽被摊薄至单层20%(4 条相关)→
「Infra」频道最新
- 地理空间数据栈全景图发布：从卫星观测到 AI 上下文基础设施 — clemnt · 2026-11-11
- 降价反而更贵:新模型太爱自查，单任务成本涨31% — tengyanAI · 2026-11-11
- Anthropic IPO 需求火爆传拟上调定价，目标估值 1.4 万亿美元 — firstadopter · 2026-11-11
- 本地 LLM 路由器 SimpleHarn：显存不够就拒绝加载模型 — legislat · 2026-11-11
- Rivet 推出 SQLite Forking:20ms 分叉 agent 线程且零数据拷贝 — samgoodwin89 · 2026-11-11
- 法国网友提议数据中心向周边居民付费补偿 — clemnt · 2026-11-11