Aristotle 系统机器验证 Ibex RISC-V 核 MUL 运算正确性

satnam6502 · x · 2026-10-31

作者在格拉斯哥大学「形式验证世界为何火热」研讨会上展示:其 Aristotle 系统对 Ibex RISC-V 核的 MUL(乘法)运算,对照 SAIL 生成的 SystemVerilog 断言完成了形式化正确性证明。配图显示代理在 9 分 51 秒、66 步内完成验证,断言 assertmul 在所有执行周期的所有条件下均被证明(PROVED),无任何反例,Ibex RTL、SAIL 生成模块与 harness 中均未发现缺陷,证明完整且经机器检查。

所属事件:Harmonic 工程师展示 Aristotle 形式验证成果(3 条相关)→

原文链接 →

「Infra」频道最新

更多「Infra」频道 AI 资讯 →