Aristotle 形式化验证 fpdiv 电路,仿真再揪出 5 类浮点 bug

thomasahle · x · 2026-10-29

thomasahle 与 Harmonic 交流的截图显示,其形式化验证系统 Aristotle 成功证明了 fpdiv(IEEE-754 FP32 浮点除法)电路的两项约定性质:确认端口为 32 位单精度(用户原说 FP64 系笔误),操作数为规格化有限数,商经向零截断为 24 位有效位;同时验证了 RTL 中组合 always 块的赋值性质。

有趣的是,在完成形式化证明后,Aristotle 又主动对约定范围之外的用例跑了仿真,发现多个疑似真实 bug:

作者还提出一个值得思考的问题:既然仿真快得多,为何不先仿真后证明?系统展示的左侧面板可实时呈现已证明的性质。

所属事件:实测 Harmonic Aristotle 验证 Verilog:证明能过但产物遭质疑(6 条相关)→

原文链接 →

「编程与Agent」频道最新

更多「编程与Agent」频道 AI 资讯 →