SK 海力士 HBM4 后段工艺卡壳超一年,传三星明年将夺回份额
zephyr_z9 · x · 2026-10-14
爆料称 SK 海力士的 HBM4 后端封装问题已持续超过一年。海力士凭借 MR-MUF 工艺在 HBM2E/3/3E 时代反超三星和美光,但如今这套工艺反成 HBM4 的绊脚石。
核心问题在于:为满足 JEDEC 标准,HBM4 堆叠中 DRAM 裸片间距被进一步压缩,导致粘稠的 underfill(MUF)材料难以稳定注入间隙;MUF 是 DRAM 的保护层与绝缘层,若涂布不均产生空洞会造成芯片缺陷。配图报道显示,海力士的新封装策略包括加厚部分上层 DRAM(此前需研磨至 775 微米,过薄易损)并进一步缩小 DRAM 间距以提升能效,称可在不大改设备的情况下稳定良率,近期内部测试结果积极。
发帖人判断,三星明年将拿下最高的 HBM 市场份额。此前 ZDNet 3 月已报道海力士在 underfill 注入环节遇到困难。
「Infra」频道最新
- llama.cpp 被内置进 Google Android AICore,Gemini Nano 底层曝光 — ggerganov · 2026-10-14
- UC Berkeley 团队开源 FLAT，线性注意力 TPU 训练内核提速最高 3 倍 — SonglinYang4 · 2026-10-14
- 用Minimax H3生成300段视频打造沉浸式展览，附各GPU实测耗时 — komarco · 2026-10-14
- Nvidia 据称本周将宣布 280 亿美元欧洲 AI 投资，网友税后只剩 130 亿 — rchardkovacs · 2026-10-14
- 约 2000 美元 token 费用跑通 RISC-V 加密 SoC 完整后端流程 — IgorCarron · 2026-10-14
- 10 人初创花 1.8 万美元自建 128GB 显存 AI 服务器，多人实测数据曝光 — bendee983 · 2026-10-14