弃用 SystemVerilog，工程师用 LLM 生成 PALASM 硬件代码
satnam6502 · x · 2026-08-26
一位硬件工程师表示放弃传统的 SystemVerilog 和硬件综合流程，转而让 LLM 直接编译生成 PALASM 代码。帖子展示了一个由 LLM 生成的完整 8 位同步二进制计数器 PALASM 源码，包含引脚定义、布尔逻辑方程（展开为积之和形式）以及仿真测试波形，体现了大模型在底层硬件设计领域的潜在应用能力。
「Fun」频道最新
- 梦见 Bryan Johnson 因不有机拒吃苹果 — VoidStateKate · 2026-08-26
- 开发者吐槽：预训练 rollouts 枯燥，互联网才是最有趣的 — soldni · 2026-08-26
- Grok 提出的“代理 Shabbos Goy”时代已来 — MickeySteamboat · 2026-08-26
- 用 Comfy 节点的人可能是个危险精神病？ — Bthardamz · 2026-08-26
- X 翻译失效主因：文本夹杂英文 AI 二字 — astralmatrix · 2026-08-26
- 网友玩梗：公园里的 Meta 模型免费，我已领养 31 个 — celestepoasts · 2026-08-26