为什么“2nm”只是制程代号，不是晶体管真实尺寸
JosephJacks_ · x · 2026-08-04
这条长文解释了为什么所谓的“2nm 晶体管”并不是字面意义上的 2 纳米大小。
作者指出，2nm 其实是工艺代际命名和营销标签，不是物理尺寸。以 N2 级器件为例，其关键尺度仍大致包括：
- 约 14nm 的 gate
- 48nm contacted-gate pitch
- 22nm metal pitch
- 约 1,000–1,200nm² 的器件足迹
文中进一步说明，如果真的把硅栅做到 2nm，连 gate stack、spacer、contact 和源/漏区都放不下，而且电子会直接从源极隧穿到漏极，导致关断态失效。
「Infra」频道最新
- 美国中部对 AI 数据中心的反弹正在升温 — altryne · 2026-08-04
- 半导体和数据中心的扩张，远慢于 AI 需求 — robleclerc · 2026-08-04
- Gemma 4 31B 的 KV Cache 内存开销比 DeepSeek V4 Flash 高 13 倍 — teortaxesTex · 2026-08-04
- 面向嵌入式板卡的 MCP 服务器支持结构化编译刷写调试 — Historical_Court795 · 2026-08-04
- 一篇技术文章聚焦实时推理、动态压缩和 WebRTC 优化 — juberti · 2026-08-04
- Databricks 在 Kimi K3 基准中拿下最快与最低延迟 — mrdrozdov · 2026-08-04