VeriForge：自然语言生成Verilog
cneuralnetwork · x · 2026-07-20
VeriForge：AI 原生 HDL 工作台
作者做了一个名为 VeriForge 的侧项目，目标是把自然语言直接转成 Verilog。它不仅能生成代码，还能把电路逻辑可视化、自动创建 testbench，并在浏览器里完成仿真。
配图展示了完整流程：用英文描述 FIFO 需求后生成 HDL、查看电路图，并在模拟器里通过测试。项目还支持迭代式修改，例如让模型把 8 位 ALU 重构成只用 NAND 门的版本。
「编程与Agent」频道最新
- 构建 AI Agent 安全网关：如何自托管多 SaaS 的 OAuth 集成 — Defiant_Cod_2654 · 2026-07-22
- Rowboat 作为开源本地优先 AI 同事上线 — ycombinator · 2026-07-22
- Scoble 说 AI 的 loops 本质是长运行多智能体工作区 — Scobleizer · 2026-07-22
- Kimi Code 开放候补名单，Moonshot 推进编码产品 — Fabulous_Bonus_8981 · 2026-07-22
- 开源 runtime 让每个仓库自定义 AI 代码审查器 — ibabufrik · 2026-07-22
- 独立开发者探讨：当前 AI Agent 记忆层的真正痛点在哪？ — AcceptableTime7937 · 2026-07-22