分析中芯国际DUV工艺缺陷密度
teortaxesTex · x · 2026-07-08
推文讨论了后期DUV光刻工艺的缺陷密度。作者指出，台积电在2019年曾宣称其缺陷密度为0.09，而基于中芯国际过去6年来使用该工艺制造麒麟芯片的经验，作者在计算中保守地采用了0.15的数值。
所属事件:华为升腾芯片产能测算与中芯国际工艺讨论(4 条相关)→
「Infra」频道最新
- 用 Sail 等价性证明与 riscv-coq 交叉验证 RISC-V 规范,发现真实 bug — xennygrimmato_ · 2026-10-27
- xAI Colossus 1 数据中心 FP64 算力约 14.6 exaflops,达 Top500 榜首 5 倍 — cis_female · 2026-10-27
- Lambda 实测 NVIDIA DSX MaxLPS：同等电力多跑 3 节点，吞吐提升 24% — TheZachMueller · 2026-10-27
- 新播客：Micron HBM 路线图、Meta AI 基建与 NVIDIA 供应链掌控 — BenBajarin · 2026-10-27
- SGLang MegaKernel+PD 发布：高并发吞吐与低延迟兼得，TCO 大幅优化 — AccBalanced · 2026-10-27
- 自托管 Convex 扩容实战：把 TypeScript 函数编译成 WASM — leventov · 2026-10-27